2014年6月18日水曜日

UART通信における許容誤差について

内部サイクルの構成によるが計算上5%になる理屈がよくわかる説明
http://japan.renesas.com/support/faqs/faq_results/Q105201-Q105300/m32r_105203_jp.jsp

「多数決原理も加味して」
http://oshiete.goo.ne.jp/qa/495502.html


ちょっと違うけどTeensyにおけるボーレートとエラーレートの関係
https://www.pjrc.com/teensy/td_uart.html